makefile描述规则：
target...:prerequisites...
command...
其中target为目标文件，prerequisites为依赖文件，command为生成规则
“-”号：
在makefile命令前加一个减号，表示不管命令是否出错，都继续执行后面的操作
自动化变量：
$@表示规则中目标集合；
$<表示规则中首个依赖文件(the first prerequisite)；
$?表示规则中所有被改变过的依赖文件；
$^表示所有依赖文件集合。
$+类似$^，但保留了依赖文件中重复出现的文件，主要用于程序链接时库交叉引用的场合。
参见http://www.2cto.com/os/201302/191344.html
override指示符
override为了防止命令行变量定义的值替代Makefile中变量定义的值。需要在Makefile中使用指示符“override”来声明这个变量，语法为
override
override
举例：假定Makefile为
网站设计包含服务
网站制作流程
有效沟通方式
售后服务
+ 品牌创意
+ 宣传视频
+ 大陆官网
+ 外贸官网
+ 移动应用
+ 形象设计
网站建设
网站优化
网站制作
网站制作
网络营销
网站维护
公司简介
我们的观点
为什么选择我们
企业文化
支付方式
联系方式
在线留言
提交意向表
在线客服
来访路线.PHONY: all
override foo = x
all:
@echo "foo = $(foo)"执行make -f Makefile foo=abc
输出为 foo = x，去掉override，输出为 foo=abc。
部分函数
字符串替换函数subst：$(subst
将字串
函数shell：运行shell命令
参数为操作系统Shell的命令，将执行shell命令后的输出作为函数返回。
@echo：显示命令
参见《跟我一起写makefile》
售后响应及时
7×24小时客服热线
数据备份
更安全、更高效、更稳定
价格公道精准
项目经理精准报价不弄虚作假
合作无风险
重合同讲信誉，无效全额退款
